a. Mampu memahami tentang rangkaian counter up sinkron
b. Mampu menggunakan proteus dan mengaplikasikannya.
b. Mampu menggunakan proteus dan mengaplikasikannya.
c. Mampu memahami rangkaian.
[kembali]
2. Komponen
- IC 74LS76
- IC 7408
- IC 7448
- 7 SEGMENT
[kembali]
3. Dasar Teori
Counter merupakan suatu sistem yang digunakan untuk melakukan pencacahan data, dalam postingan ini akan dibahas tentang pembuatan rangkaian counter dengan menggunakan JKFF secara sinkron dan asinkron, perbedaan counter sinkron dengan asinkron adalah dari pemberian sumber detak rangkaiannya, jika counter sinkron maka pemberian detak untuk mengeluarkan data pada masing-masing JKFF dilakukan secara bersamaan, tetapi pada counter asinkron pemberian detak masing-masing JKFF dilakukan secara bergantian atau berantai.
1. Counter Up Sinkron Modul 16 dengan JKFF.
Yang pertama adalah rangkaian counter up sinkron, untuk rangkaian dibawah ini adalah rangkaian counter up sinkron modul 16 dengan JKFF (JK Flip-Flop).
masing-masing JKFF mengeluarkan satu bit data, yang mana keseluruhan dari rangkaian ini jika dijumlahkan menjadi 4 bit data atau akan melakukan counter/pencacahan dari 0 hingga 15 dalam bilangan desimal, cara kerja dari rangkaian ini adalah ketika JKFF D0 diberikan clock akan mengeluarkan logika 1 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0001 (1 dalam desimal)selanjutnya keluaran JKFF D0 akan mempengaruhi masukan JKFF D1 sehingga mengeluarkan output 1, dan keluaran JKFF D0 menjadi 0 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0010 (2 dalam desimal) dan begitu selanjutnya untuk biner 0011 (3 dalam desimal) , sedangkan untuk menghidupkan/mengeluarkan bit selanjutnya yaitu keluaran JKFF D2 dibutuhkan gerbang logika "and" untuk mempengaruhi masukan JKFF D2 tetapi syaratnya D1 dan D0 harus 1 maka dari itu menggunakan gerbang "and" D1 berlogika 1 di "and" kan D0 yang berlogika 1 maka akan mengeluarkan output 1 dan dimasukkan kedalam masukan JKFF D2, sehingga saat dilakukan "clock" menghasilkan bit biner D3_D2_D1_D0 menjadi 0100 (3 dalam desimal) begitu seterusnya, sehingga untuk mempengaruhi masukan D3 pun membutuhkan rangkaian gerbang logika D0 and D1 and D2 seperti dalam gambar diatas.
2. Counter Down Sinkron Modul 8 dengan JKFF.
Selanjutnya adalah rangkaian counter down sinkron modul 8 dengan JKFF. rangkaiannya dapat dilihat dibawah ini :
kesimpulannya adalah rangkaiannya hampir sama dengan counter up sinkron modul 16 dengan JKFF, hanya saja satu JKFF sengaja saya hilangkan sehingga hanya 3 bit data (tanpa dihilangkan juga tidak menjadi masalah), maka menjadi modul 8, dan keluarannya diganti yang tadinya Q dipindah ke pin Qnot atau Q' lalu rangkaian ini akan mengeluarkan bit-bit data yang terbalik dari counter up yaitu akan mengcounter turun dari 7 hingga 0. Setelah kita bahas tentang counter sinkron dengan JKFF, sekarang kita bahas tentang counter Asinkron dengan JKFF.
3. Counter Up Asinkron Modul 16 dengan JKFF.
Untuk rangkaian dibawah ini adalah counter up asinkron modul 16 dengan JKFF.
4. Counter Down Asinkron Modul 16 dengan JKFF.
rangkaian counter up asinkron modul 16, karena pola keluaran dari Qnot pada masing-masing JKFF adalah kebalikan dari keluaran Q, sehingga keluaran yang digunakan untuk mengeluarkan data adalah Qnot, ia akan melakukan counter secara turun dari angka 15 hingga 0. Kelebihan dari rangkaian asinkron sudah dapat dilihat, yaitu sederhananya rangkaian tanpa menggunakan gerbang logika seperti rangkaian counter sinkron, kelemahan dari rangkaian asinkron ini adalah delay yang akan membuat data tidak pas pada sistem yang sensitif.
5. Counter Modul X Sinkron dengan JKFF.
Counter modulo X merupakan suatu counter yang akan melakukan pencacahan hingga bit tertentu sesuai dengan yang diinginkan/dibutuhkan, misalkan apabila kita mempunyai 4 bit counter up sinkron dengan JKFF, berarti counter tersebut adalah modul 16 yang akan mencacah dari 0 hingga15 tetapi apabila kita hanya membutuhkan modul tertentu, misalkan modul 10 yang akan mencacah dari 0 hingga 9, seperti bila kita akan membuat detik dan menit satuan pada jam digital. Kita dapat menggunakan pin masukan "Reset" untuk mengatur supaya ketika pada bit tertentu akan kembali ke bit awal misalkan jika hanya akan mengcounter hingga 9 maka pada bit 1010 atau 10 ia harus kembali ke bit 0000 dan tidak akan menampilkan bit 1010. dibawah ini adalah rangkaian keseluruhan pada counter modulo 10 sinkron menggunakan JKFF.
rangkaian yang akan membuat counter akan kembali pada bit awal, dari rangkaian diatas apabila outputnya D3_D2_D1_D0 adalah 1010 (10 dalam desimal) dimasukkan, maka gerbang logika paling ujung akan mengeluarkan logika 1 dan dimasukkan kedalam pin masukan Reset pada masing-masing JKFF yang akan membuat masing-masing JKFF mempunyai keluaran 0000 atau kembali ke awal.
6. Counter Up/Down Sinkron dengan JKFF.
Selanjutnya kita membahas tentang counter up/down sinkron dengan JKFF, kali ini saya membuat counter up/down sinkron modul 8 terlebih dahulu. jadi rangkaian ini mempunyai bit selector, apa itu bit selector? yaitu suatu masukkan bit yang akan digunakan sebagai pemilih dan pengatur apakah rangkaian akan menjadi counter up atau counter down. jadi didalam rangkaian keseluruhan counter up/down sinkron modul 8 mempunyai tiga sistem rangkaian utama, yaitu rangkaian counter itu sendiri yang terdiri dari JKFF, rangkaian logika pembuat pencacahan naik (gambar dibawah, gerbang and berada diatas JKFF), dan rangkaian logika pembuat pencacahan turun (gambar dibawah ini, gerbang and berada dibawah JKFF).
[kembali]1. Counter Up Sinkron Modul 16 dengan JKFF.
Yang pertama adalah rangkaian counter up sinkron, untuk rangkaian dibawah ini adalah rangkaian counter up sinkron modul 16 dengan JKFF (JK Flip-Flop).
 |
| Counter Up Sinkron Modul 16 dengan JKFF |
masing-masing JKFF mengeluarkan satu bit data, yang mana keseluruhan dari rangkaian ini jika dijumlahkan menjadi 4 bit data atau akan melakukan counter/pencacahan dari 0 hingga 15 dalam bilangan desimal, cara kerja dari rangkaian ini adalah ketika JKFF D0 diberikan clock akan mengeluarkan logika 1 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0001 (1 dalam desimal)selanjutnya keluaran JKFF D0 akan mempengaruhi masukan JKFF D1 sehingga mengeluarkan output 1, dan keluaran JKFF D0 menjadi 0 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0010 (2 dalam desimal) dan begitu selanjutnya untuk biner 0011 (3 dalam desimal) , sedangkan untuk menghidupkan/mengeluarkan bit selanjutnya yaitu keluaran JKFF D2 dibutuhkan gerbang logika "and" untuk mempengaruhi masukan JKFF D2 tetapi syaratnya D1 dan D0 harus 1 maka dari itu menggunakan gerbang "and" D1 berlogika 1 di "and" kan D0 yang berlogika 1 maka akan mengeluarkan output 1 dan dimasukkan kedalam masukan JKFF D2, sehingga saat dilakukan "clock" menghasilkan bit biner D3_D2_D1_D0 menjadi 0100 (3 dalam desimal) begitu seterusnya, sehingga untuk mempengaruhi masukan D3 pun membutuhkan rangkaian gerbang logika D0 and D1 and D2 seperti dalam gambar diatas.
2. Counter Down Sinkron Modul 8 dengan JKFF.
Selanjutnya adalah rangkaian counter down sinkron modul 8 dengan JKFF. rangkaiannya dapat dilihat dibawah ini :
 |
| Tabel Kebenaran Counter Down Sinkron Modul 8 |
kesimpulannya adalah rangkaiannya hampir sama dengan counter up sinkron modul 16 dengan JKFF, hanya saja satu JKFF sengaja saya hilangkan sehingga hanya 3 bit data (tanpa dihilangkan juga tidak menjadi masalah), maka menjadi modul 8, dan keluarannya diganti yang tadinya Q dipindah ke pin Qnot atau Q' lalu rangkaian ini akan mengeluarkan bit-bit data yang terbalik dari counter up yaitu akan mengcounter turun dari 7 hingga 0. Setelah kita bahas tentang counter sinkron dengan JKFF, sekarang kita bahas tentang counter Asinkron dengan JKFF.
3. Counter Up Asinkron Modul 16 dengan JKFF.
Untuk rangkaian dibawah ini adalah counter up asinkron modul 16 dengan JKFF.
|
| Counter Up Asinkron Modul 16 |
4. Counter Down Asinkron Modul 16 dengan JKFF.
rangkaian counter up asinkron modul 16, karena pola keluaran dari Qnot pada masing-masing JKFF adalah kebalikan dari keluaran Q, sehingga keluaran yang digunakan untuk mengeluarkan data adalah Qnot, ia akan melakukan counter secara turun dari angka 15 hingga 0. Kelebihan dari rangkaian asinkron sudah dapat dilihat, yaitu sederhananya rangkaian tanpa menggunakan gerbang logika seperti rangkaian counter sinkron, kelemahan dari rangkaian asinkron ini adalah delay yang akan membuat data tidak pas pada sistem yang sensitif.
5. Counter Modul X Sinkron dengan JKFF.
Counter modulo X merupakan suatu counter yang akan melakukan pencacahan hingga bit tertentu sesuai dengan yang diinginkan/dibutuhkan, misalkan apabila kita mempunyai 4 bit counter up sinkron dengan JKFF, berarti counter tersebut adalah modul 16 yang akan mencacah dari 0 hingga15 tetapi apabila kita hanya membutuhkan modul tertentu, misalkan modul 10 yang akan mencacah dari 0 hingga 9, seperti bila kita akan membuat detik dan menit satuan pada jam digital. Kita dapat menggunakan pin masukan "Reset" untuk mengatur supaya ketika pada bit tertentu akan kembali ke bit awal misalkan jika hanya akan mengcounter hingga 9 maka pada bit 1010 atau 10 ia harus kembali ke bit 0000 dan tidak akan menampilkan bit 1010. dibawah ini adalah rangkaian keseluruhan pada counter modulo 10 sinkron menggunakan JKFF.
 |
| Tabel Kebenaran Counter Sinkron Modul X (10) |
rangkaian yang akan membuat counter akan kembali pada bit awal, dari rangkaian diatas apabila outputnya D3_D2_D1_D0 adalah 1010 (10 dalam desimal) dimasukkan, maka gerbang logika paling ujung akan mengeluarkan logika 1 dan dimasukkan kedalam pin masukan Reset pada masing-masing JKFF yang akan membuat masing-masing JKFF mempunyai keluaran 0000 atau kembali ke awal.
6. Counter Up/Down Sinkron dengan JKFF.
Selanjutnya kita membahas tentang counter up/down sinkron dengan JKFF, kali ini saya membuat counter up/down sinkron modul 8 terlebih dahulu. jadi rangkaian ini mempunyai bit selector, apa itu bit selector? yaitu suatu masukkan bit yang akan digunakan sebagai pemilih dan pengatur apakah rangkaian akan menjadi counter up atau counter down. jadi didalam rangkaian keseluruhan counter up/down sinkron modul 8 mempunyai tiga sistem rangkaian utama, yaitu rangkaian counter itu sendiri yang terdiri dari JKFF, rangkaian logika pembuat pencacahan naik (gambar dibawah, gerbang and berada diatas JKFF), dan rangkaian logika pembuat pencacahan turun (gambar dibawah ini, gerbang and berada dibawah JKFF).
 |
| Tabel Kebenaran Counter Up/Down Sinkron Modul 8 |
4. Bentuk Rangkaian
5. Prinsip Kerja
cara kerja:
apabila bit selector berlogika 1, maka logika tersebut akan diteruskan kedalam gerbang logika "and" yang berada diatas JKFF (lihat gambar diatas) yang akan membuat counter menjadi up atau pencacah naik, sehingga membuat gerbang "and" yang ada dibawah JKFF seolah-olah mengeluarkan logika 0 atau tidak berfungsi. sedangkan apabila bit selector berlogika 0, maka logika tersebut akan diteruskan kedalam gerbang logika "and" yang ada dibawah JKFF (lihat gambar diatas) yang akan membuat counter menjadi down atau pencacah turun, sehingga membuat gerbang "and" yang ada diatas JKFF seolah-olah mengeluarkan logika 0 atau tidak berfungsi.
6. Video
Rangkaian disini
Datasheet disini
Video disini
[kembali]
Tidak ada komentar:
Posting Komentar